Digital Twin dei chip: STMicroelectronics apre un centro a Castelletto
STMicroelectronics apre a Castelletto un centro per il Digital Twin dei chip: sviluppo più rapido, verifica sul silicio e risorse dedicate.
STMicroelectronics apre a Castelletto un centro dedicato al Digital Twin dei chip: il progetto seguirà lo sviluppo dei semiconduttori, con tempi e risorse definiti, fino alla verifica sul silicio.
STMicroelectronics ha presentato il 15 settembre 2026 il progetto di un centro di ricerca e sviluppo dedicato ai Digital Twin dei semiconduttori, nello stabilimento di Castelletto, frazione di Cornaredo, nell’area milanese. La struttura dovrebbe coinvolgere fino a 250 persone. Una parte sempre più ampia della progettazione dei chip verrebbe così svolta in ambiente digitale, prima di passare alla validazione sul silicio.
Il progetto riguarda il polo tecnologico collegato ad Agrate e si appoggia alle competenze costruite a Castelletto, dove la ricerca sui semiconduttori è attiva da oltre 40 anni. Nel sito si lavora su MEMS, smart power e tecnologie BCD, oltre che su circuiti integrati destinati ai comparti automobilistico e industriale. Rientrano nelle attività anche il packaging avanzato e l’integrazione di sistemi.
Un gemello digitale per seguire lo sviluppo dei chip
Il Digital Twin non coincide con la copia virtuale di un singolo componente. Rappresenta, piuttosto, le relazioni tra processi produttivi, dispositivi e progettazione. A costruirlo contribuiscono i dati raccolti durante gli esperimenti fisici e la caratterizzazione del silicio.
Le nuove misurazioni servono a ricalibrare i modelli, che possono quindi essere utilizzati negli sviluppi successivi con previsioni più accurate. Il risultato è una rappresentazione che collega i parametri del processo al comportamento elettrico, alla geometria del layout, all’affidabilità e agli esiti dei test.
Prima della fabbricazione, questa relazione può aiutare a far emergere anomalie, interazioni indesiderate o condizioni in grado di compromettere le prestazioni. La simulazione consente di esaminare scenari; la previsione prova a stimare gli esiti sulla base dei modelli; il controllo agisce sulle attività e sui parametri operativi. Sono passaggi connessi, ma non hanno la stessa funzione.
L’intelligenza artificiale si inserisce in questa architettura senza sostituire la fisica. Può individuare schemi nei dati, segnalare anomalie e contribuire alla realizzazione di modelli più rapidi. La modellazione fisica conserva invece il legame con i meccanismi che regolano materiali, dispositivi e processi. Il centro riunirà quindi fisica, simulazione, dati e IA, con attività che comprenderanno progettazione, collaudo e affidabilità predittiva.
Il calendario del progetto e le risorse previste
Lo sviluppo è articolato in due fasi. Fino alla fine del 2027 il lavoro riguarderà la preparazione delle infrastrutture e la realizzazione dei primi proof of concept. Dal 2027 le attività oggi distribuite in più sedi dovrebbero essere concentrate progressivamente a Castelletto.
Il piano prevede il raggiungimento dell’80% dei traguardi nel 2029. Il completamento è atteso tra il 2030 e il 2031.
Le informazioni disponibili indicano per il polo Agrate-Castelletto un investimento complessivo di 4,3 miliardi di euro nel periodo 2028-2034. In questa cifra rientra anche il progetto Digital Twin, ma non è indicato quanto verrebbe destinato nello specifico al solo centro. Alla squadra interna si aggiungeranno collaboratori esterni e risorse per infrastrutture digitali, software, laboratori e apparecchiature.
Sono già partiti alcuni proof of concept. Tra questi figurano un gemello digitale per un accelerometro MEMS, sistemi di rilevamento multivariato delle anomalie, attività di simulazione integrata e automazione dei test. È prevista anche l’applicazione dell’intelligenza artificiale alla silicon photonics, in collaborazione con il Politecnico di Milano.
Benefici attesi e verifica sul silicio
Il progetto punta ad accorciare i cicli di sviluppo e il time-to-market, aumentando la probabilità di successo al primo tentativo e riducendo le iterazioni di layout, processo e test. Questi effetti potrebbero limitare anche la quantità di silicio necessaria per l’apprendimento.
Si tratta però di obiettivi ancora da verificare: non sono disponibili percentuali certificate sulla resa produttiva, sui consumi o sulla riduzione degli scarti. La validazione fisica resta indispensabile, perché il chip reale dovrà confermare le previsioni del modello e fornire nuovi dati per correggerlo.
La riuscita del centro andrà quindi misurata attraverso risultati concreti: tempi di sviluppo più brevi, meno cicli correttivi e prestazioni confermate dal silicio. Tra gli ambiti applicativi rientra anche l’intelligenza artificiale alla silicon photonics, insieme alle attività su MEMS, smart power e tecnologie BCD.
